DSP芯片中的锁相环研究与设计

锁相环论文 电荷泵论文 压控振荡器论文
论文详情
随着集成电路设计工艺水平的不断提高,高性能、低成本已成为SOC芯片设计的主要挑战,作为片上时钟发生器锁相环的设计变得非常关键。电荷泵锁相环具有易于集成、低功耗、低抖动、频率牵引范围大和静态相位误差小等优点,成为了当前数字锁相环产品的主流。本文设计了一款面向16位定点DSP芯片的三阶电荷泵锁相环。文章在深入分析电荷泵锁相环设计理论的基础上,根据DSP芯片对锁相环的具体应用要求,确定了锁相环的总体电路结构和各项性能参数。然后将各项参数指标分到各个模块上,进行单元电路的设计。在单元电路的设计时,论文重点讨论并解决了下述问题:1)鉴频鉴相器的优化设计,在降低死区的同时,有效地增加鉴相带宽;2)采用开关在源极的新型电荷泵结构,在消除电荷共享效应的同时,具有开关加速的功能以及很高的电流匹配精度;3)使用二阶无源RC环路滤波器降低了输出纹波,并对滤波器参数进行了优化设计;4)压控振荡器采用四级延迟单元的环形振荡器,每级采用RS触发结构来产生差分输出信号,在有效降低静态功耗的同时,具有较好的抗噪声能力;5)采用全定制设计的可编程分频器,在尽可能的减少设计单元的同时,实现对输出不同频率的调节要求。所设计的电荷泵锁相环采用SMIC 0.35μm CMOS工艺实现,5V电源供电,其面积为502μm×496μm。仿真结果表明,锁相环的频率捕获范围为2MHz~60MHz,在VCO输出频率为20MHz时,环路的锁定时间为12.7μs,抖动的峰峰值小于512ps,功耗为6.2mW,能完全满足DSP芯片时钟系统的要求。最后,为了DSP系统仿真的需要,论文还对所设计的电荷泵锁相环建立了Verilog功能模型,并对今后下一步工作中建立锁相环IP核,实现锁相环的可复用性作了展望。
摘要第3-4页
Abstract第4页
第一章 绪论第7-11页
    1.1 课题研究背景和意义第7页
    1.2 锁相环研究现状及一般方法第7-8页
    1.3 论文的主要工作和创新点第8-9页
    1.4 论文的结构第9-11页
第二章 锁相环的设计理论第11-24页
    2.1 基本锁相环的工作原理第11-13页
    2.2 电荷泵锁相环的组成第13-16页
    2.3 电荷泵锁相环的线性模型第16-18页
    2.4 电荷泵锁相环的稳定性及噪声分析第18-21页
    2.5 锁相环的主要性能参数第21-23页
    2.6 小结第23-24页
第三章 电荷泵锁相环的电路设计实现第24-48页
    3.1 电荷泵锁相环的整体设计第24-26页
        3.1.1 时钟发生器的工作模式第24-25页
        3.1.2 电路总体结构和参数的确定第25-26页
    3.2 鉴频鉴相器的设计第26-31页
        3.2.1 设计时的综合考虑第26-27页
        3.2.2 鉴频鉴相器的电路实现第27-29页
        3.2.3 鉴频鉴相器的仿真分析第29-31页
    3.3 电荷泵的设计第31-37页
        3.3.1 基本的电荷泵结构及其非理想效应第31-32页
        3.3.2 开关在源极的电荷泵设计第32-36页
        3.3.3 电荷泵的仿真分析第36-37页
    3.4 环路滤波器的设计第37-39页
        3.4.1 环路滤波器的参数优化第37-38页
        3.4.2 电容电阻的工艺实现第38-39页
    3.5 压控振荡器的设计第39-42页
        3.5.1 压控振荡器的整体结构第39-40页
        3.5.2 延迟单元的设计第40-41页
        3.5.3 压控振荡器的仿真分析第41-42页
    3.6 分频器的设计第42-46页
        3.6.1 分频器的种类第42-43页
        3.6.2 可编程分频器设计实现第43-46页
        3.6.3 分频器的仿真分析第46页
    3.7 小结第46-48页
第四章 锁相环整体仿真与版图设计第48-59页
    4.1 整体仿真分析第48-54页
        4.1.1 性能参数仿真第48-51页
        4.1.2 温度仿真第51-52页
        4.1.3 电源电压仿真第52-54页
    4.2 版图设计第54-58页
        4.2.1 版图设计流程第54页
        4.2.2 版图设计考虑第54-57页
        4.2.3 版图设计实现第57-58页
    4.3 小结第58-59页
第五章 锁相环的Verilog功能模型第59-66页
    5.1 Verilog 概述第59页
    5.2 锁相环的 Verilog 设计实现第59-63页
    5.3 功能验证第63-65页
    5.4 小结第65-66页
第六章 结束语第66-67页
致谢第67-68页
参考文献第68-71页
附录:作者在攻读硕士学位期间发表的论文第71页
论文购买
论文编号ABS1337096,这篇论文共71页
会员购买按0.30元/页下载,共需支付21.3
不是会员,注册会员
会员更优惠充值送钱
直接购买按0.5元/页下载,共需要支付35.5
只需这篇论文,无需注册!
直接网上支付,方便快捷!
相关论文

点击收藏 | 在线购卡 | 站内搜索 | 网站地图
版权所有 艾博士论文 Copyright(C) All Rights Reserved
版权申明:本文摘要目录由会员***投稿,艾博士论文编辑,如作者需要删除论文目录请通过QQ告知我们,承诺24小时内删除。
联系方式: QQ:277865656