基于802.11ac协议的OFDM信号同步算法的研究与实现

IEEE802.11ac协议论文 WLAN论文 OFDM论文 同步论文
论文详情
如今移动终端数量与日俱增、无线化趋势所向披靡,人们对无线通信需求的日益增加,可以满足更高吞吐量的5G Wi-Fi(the fifth Generation Wireless-Fidelity)应运而生。然而当今对5G Wi-Fi的硬件实现仍然受到了算法复杂度、硬件资源消耗等问题的限制,未能得到广泛的应用;同时在具体实现的过程中,现有算法大都采用增加时间成本,或采用增加硬件资源消耗的方式保证算法性能,而同步是通信系统正常工作的前提。本文主要针对现有IEEE802.11ac系统中同步算法存在的问题提出改进算法,进而完成同步模块的硬件实现。详细分析了IEEE802.11ac协议及所应用的通信系统的特点;设计了同步模块的四个核心模块:帧检测、粗频率同步、符号同步、细频率同步,并对其进行了仿真;然后提出了一些改进算法:第一点为针对峰值随信噪比变化范围过大,为了使符号同步输出冲激峰值变化范围能够尽量的减小,采用了利用帧检测输出作为符号同步归一化使能信号的方法,提出了联合帧检测冲激归一化算法;第二点为针对多天线系统导致冲激难检测,为了使准确检测到冲激的概率尽量的提高,采用了利用两个模糊冲激延迟相加产生一个确定冲激的方法,提出了延时相加冲激检测算法;第三点为针对符号同步互相关模块资源消耗过大,为了使乘法器硬核的资源消耗达到最少,采用了利用量化长训练序列为最相近的2的整数次幂实现单个移位替代乘法器的方法,提出了低复杂度互相关算法;对整个IEEE802.11ac基带系统中的各个性能指标进行了分析;在硬件平台中利用FPGA实现了改进后的同步算法。仿真表明,本文采用的帧检测模块误差以及粗频率同步模块残余频偏最大值均小于正确实现同步功能的最大值,符号同步模块在SNR满足要求是正确检测概率和虚警概率分别可达到较为理想的情况,细频率同步模块的残余频偏最大不超过赫兹量级。本文在无线通信分析设备项目中完成硬件实现,采用的FPGA芯片(XC7K325T)资源使用量与数字下变频(DDC)模块的资源消耗量完全可以满足和DDC模块一同在该芯片中使用的要求,两个模块对芯片资源的总使用量不足一半。总之,本文设计与实现完全可以满足预定的指标要求。
摘要第5-6页
ABSTRACT第6-7页
第一章 绪论第11-17页
    1.1 研究背景第11-12页
    1.2 国内外发展及研究现状第12-14页
        1.2.1 WLAN技术发展及研究现状第12-13页
        1.2.2 同步技术研究发展及研究现状第13-14页
    1.3 研究内容及意义第14-15页
    1.4 论文的结构安排第15-17页
第二章 IEEE802.11AC关键技术和协议分析第17-24页
    2.1 IEEE802.11AC协议分析第17-20页
    2.2 IEEE802.11AC的关键技术分析第20-23页
        2.2.1 MIMO OFDM系统简介第20-22页
        2.2.2 IEEE802.11AC系统模型简介第22-23页
    2.3 本章小结第23-24页
第三章 IEEE802.11AC同步系统算法设计与仿真第24-42页
    3.1 帧检测模块设计与仿真第24-30页
        3.1.1 SISO帧检测模块设计第25页
        3.1.2 SISO帧检测模块仿真第25-27页
        3.1.3 MIMO帧检测模块设计第27页
        3.1.4 MIMO帧检测模块仿真第27-28页
        3.1.5 帧检测模块性能分析第28-30页
    3.2 符号同步模块设计第30-33页
        3.2.1 SISO符号同步设计与仿真第30-31页
        3.2.2 SISO符号同步仿真第31-32页
        3.2.3 MIMO符号同步设计第32-33页
        3.2.4 MIMO符号同步仿真第33页
        3.2.5 符号同步模块性能分析第33页
    3.3 粗频率同步模块设计与仿真第33-38页
        3.3.1 SISO频率同步设计第34页
        3.3.2 SISO粗频率同步仿真第34-36页
        3.3.3 MIMO频率同步设计第36-37页
        3.3.4 MIMO粗频率同步仿真第37-38页
    3.4 细频率同步模块第38页
    3.5 频率同步模块性能分析第38-41页
        3.5.1 频率同步模块受SNR的影响第39-40页
        3.5.2 固定SNR下对频偏的估计值第40-41页
    3.6 本章小结第41-42页
第四章 同步系统的改进算法第42-60页
    4.1 联合帧检测符号同步冲激归一化算法第42-47页
        4.1.1 传统算法存在的问题第42页
        4.1.2 联合帧检测符号同步冲激归一化算法第42-46页
        4.1.3 算法性能分析第46-47页
    4.2 延时相加符号同步冲激检测算法第47-49页
        4.2.1 传统算法存在的问题第47页
        4.2.2 延时相加符号同步冲激检测算法第47-49页
        4.2.3 算法性能分析第49页
    4.3 低复杂度符号同步互相关算法第49-59页
        4.3.1 传统算法存在的问题第49-50页
        4.3.2 国内外一些改进算法及其存在的问题第50-51页
        4.3.3 本文提出的低复杂度互相关算法第51-53页
        4.3.4 硬件资源使用情况第53-54页
        4.3.5 仿真结果第54-59页
    4.4 本章小结第59-60页
第五章 改进的IEEE802.11AC基带系统仿真与性能分析第60-70页
    5.1 本文采用的同步系统架构第60页
    5.2 系统整体性能评价第60-64页
        5.2.1 基带SIMULINK模型搭建第60-61页
        5.2.2 自适应调制解调模块第61-62页
        5.2.3 自适应调制解调控制模块第62-63页
        5.2.4 基带系统性能分析第63-64页
    5.3 同步系统性能分析第64-69页
        5.3.1 受SNR影响的MSE分析第66-67页
        5.3.2 受频偏影响的MSE分析第67-69页
    5.4 本章小结第69-70页
第六章 同步系统的FPGA硬件实现第70-83页
    6.1 硬件总体方案设计及技术指标第70-72页
        6.1.1 总体方案设计第70-71页
        6.1.2 技术指标第71-72页
    6.2 硬件实现第72-75页
        6.2.1 HDL CODER和HDL VERIFIER简介第72-74页
        6.2.2 硬件开发环境第74-75页
        6.2.3 硬件开发流程第75页
    6.3 同步系统硬件实现第75-81页
        6.3.1 帧检测模块硬件实现第76-78页
        6.3.2 符号同步模块硬件实现第78-79页
        6.3.3 频率同步模块硬件实现第79-81页
    6.4 硬件资源消耗第81页
    6.5 本章小结第81-83页
第七章 总结和展望第83-85页
    7.1 总结第83-84页
    7.2 展望第84-85页
致谢第85-86页
参考文献第86-90页
攻硕期间取得的研究成果第90-91页
论文购买
论文编号ABS4334390,这篇论文共91页
会员购买按0.30元/页下载,共需支付27.3
不是会员,注册会员
会员更优惠充值送钱
直接购买按0.5元/页下载,共需要支付45.5
只需这篇论文,无需注册!
直接网上支付,方便快捷!
相关论文

点击收藏 | 在线购卡 | 站内搜索 | 网站地图
版权所有 艾博士论文 Copyright(C) All Rights Reserved
版权申明:本文摘要目录由会员***投稿,艾博士论文编辑,如作者需要删除论文目录请通过QQ告知我们,承诺24小时内删除。
联系方式: QQ:277865656