可重构多媒体SoC中多标准宏块预测模块的VLSI设计

随着媒体格式与标准的日渐增多,可重构计算技术被广泛应用于多媒体处理中。在对规整、运算密集型媒体算法的处理上,可重构计算阵列同时拥有高性能和灵活的可编程性,填补了传统的通用处理器和专用硬件处理技术之间的间隙。但是由于可重构计算阵列只适合于算法规整、运算密集型任务的加速,媒体处理中非规整、控制密集型的任务成为可重构多媒体SoC的性能瓶颈。本文通过对H.264和AVS视频解码算法进行分析并完成任务划分,针对上述的性能瓶颈提出了一种适用于可重构多媒体系统的宏块预测模块的VLSI结构。该结构兼容H.264 High Profile @ L41和AVSJizhun Profile @ L60标准,能达到有效的硬件复用。通过基于4x4子块预测的流水线结构,高效地实现了H.264和AVS中控制密集型的帧内模式预测、帧间运动矢量预测以及边界强度计算算法。论文提出了一种有效的相邻块更新策略,可以使宏块预测中相邻块信息的存储开销减少64%。进一步,论文提出一种优化性能的参考块预取缓存策略,使得直接模式运动矢量预测中读取片外存储器信息的延时减少50%以上。本设计采用TSMC 65nm工艺库进行门级综合,最大工作频率可达到312 MHz。仿真结果表明,解码一个H.264和AVS宏块分别最大消耗351和189个时钟周期,在86 MHz时钟频率下即可完成对1920x1088@30fps的高清视频实时解码。与其他类似设计比较结果表明,该设计在面积和性能上具有较为明显的优势。