SoC测试中数据压缩与降低功耗方法研究

SoC论文 测试数据压缩论文 编码论文 功耗优化论文
论文详情
随着系统集成度与加工技术的飞速发展,特别是系统芯片(System-on-a-chip,SoC)的出现,集成电路进入了一个新的发展时期。SoC技术采用IP (Integrated Circuit)核复用的设计方法,将整个系统映射到单个芯片上,既可以缩短开发周期,又可以减小产品体积,提高了系统整体性能,近年来得到了广泛的关注。与SoC芯片高集成度和复杂度同时出现的,是其测试数据量、测试功耗也随之增加。现有的自动测试设备ATE在存储容量、测试通道数等方面满足不了测试需求,这对SoC测试提出了严峻的挑战,因而有必要对SoC测试资源进行优化,从而减少测试数据,降低测试功耗。本文从代码的相关性、Huffman编码的特点、扫描链的特点等方面入手,针对上述所提关键问题展开研究。首先,针对测试数据中无关位较多,可以对无关位根据需要进行适当赋值的特点,考虑无关位填充后代码之间的相互关系,提出了两种基于相容性和反向相容性的测试数据压缩方案,第一种方案针对具有相容性和连续位的数据块进行编码,后一种方案则针对具有相容性和反向相容性的数据块进行编码,实验证明,二者均能很好的提高测试数据压缩率;其次,针对Huffman编码的特点,提出了一种基于互补对称性的Huffman编码方案,该方案属于统计码编码方案的一种,不同于传统的基于Huffman编码的方案只对具有相容性的数据块进行编码,该方案能同时对具有相容性和反向相容性的数据块进行编码,实验证明,该方案优于同类基于Huffman编码的编码方案;再次,在分析测试功耗产生原因的基础上,提出了两种低功耗测试方案。基于测试向量重排序的方案将测试功耗问题等效成旅行商(TSP)问题,考虑到蚁群算法容易陷入到局部最优,将遗传算法融入到蚁群算法中,以找到最优的向量顺序,进而降低测试功耗;基于扫描链修改的方法利用对扫描链修改不影响电路逻辑功能的特点,对扫描链的结构进行修改,从而减少数据传递间的跳变次数,降低测试功耗;最后,提出了一种基于扫描链调整的测试数据压缩和测试功耗协同优化方案。在该方案中,首先划分扫描单元相容组,以找到具有相容性的扫描单元,对划分后的扫描单元组进行重排序、无关位填充、测试向量重排序和扫描切片差分,并将修改后的测试数据重新编码,从而达到降低测试功耗,提高压缩率的目的。
摘要第5-7页
Abstract第7-8页
第1章 绪论第15-39页
    1.1 研究的背景和意义第15-18页
    1.2 集成电路可测性设计技术第18-28页
        1.2.1 故障模型第18-20页
        1.2.2 测试向量生成第20-22页
        1.2.3 扫描设计第22-25页
        1.2.4 内建自测试结构第25-27页
        1.2.5 SoC 测试结构第27-28页
    1.3 国内外研究现状第28-36页
        1.3.1 测试数据压缩的研究现状第28-33页
        1.3.2 低功耗测试的研究现状第33-36页
    1.4 论文的主要研究内容与结构第36-39页
        1.4.1 论文的主要研究内容第36-37页
        1.4.2 论文的结构第37-39页
第2章 基于数据相容性的测试数据压缩方案第39-56页
    2.1 前言第39-40页
    2.2 测试数据压缩方案原理第40-41页
    2.3 混合相容数据块的编码方案第41-47页
        2.3.1 编码方案描述第41-43页
        2.3.2 解压电路结构第43-45页
        2.3.3 实验结果第45-47页
    2.4 采用互补相容数据块编码的测试数据压缩方案第47-55页
        2.4.1 编码方案描述第47-50页
        2.4.2 解压电路结构第50-52页
        2.4.3 实验结果第52-55页
    2.5 本章小结第55-56页
第3章 基于互补对称性的 Huffman 编码压缩方案第56-69页
    3.1 前言第56-57页
    3.2 基于互补对称性的 Huffman 编码压缩方案第57-64页
        3.2.1 编码思想第57-59页
        3.2.2 无关位填充方案第59-61页
        3.2.3 编码方案描述第61-64页
    3.3 实验结果第64-68页
    3.4 本章小结第68-69页
第4章 低功耗测试技术研究第69-91页
    4.1 前言第69页
    4.2 动态功耗分析第69-74页
        4.2.1 动态功耗来源第70-73页
        4.2.2 CMOS 电路功耗模型第73-74页
    4.3 基于蚁群-遗传优化算法的低功耗测试方案第74-83页
        4.3.1 测试功耗分析第74-76页
        4.3.2 测试功耗优化模型第76-78页
        4.3.3 算法原理第78-81页
        4.3.4 算法实现第81-82页
        4.3.5 实验结果第82-83页
    4.4 基于扫描链修改的低功耗测试方案第83-89页
        4.4.1 扫描链修改原理第84-86页
        4.4.2 测试结构修改和测试向量重排序第86页
        4.4.3 测试数据转换第86-89页
    4.5 实验结果第89-90页
    4.6 本章小结第90-91页
第5章 基于扫描链调整的测试数据压缩与测试功耗协同优化第91-107页
    5.1 前言第91-92页
    5.2 研究背景第92-95页
        5.2.1 游程编码第92-94页
        5.2.2 扫描链调整第94-95页
    5.3 测试数据压缩与测试功耗协同优化方案第95-104页
        5.3.1 划分扫描单元相容组第96-98页
        5.3.2 扫描单元重排序第98-100页
        5.3.3 无关位的填充和测试向量重排序第100-101页
        5.3.4 扫描切片差分第101-102页
        5.3.5 基于 FDR 码的测试数据重编码第102-104页
    5.4 实验结果第104-106页
    5.5 本章小结第106-107页
结论第107-109页
参考文献第109-120页
攻读学位期间发表的学术论文第120-121页
致谢第121页
论文购买
论文编号ABS4028977,这篇论文共121页
会员购买按0.30元/页下载,共需支付36.3
不是会员,注册会员
会员更优惠充值送钱
直接购买按0.5元/页下载,共需要支付60.5
只需这篇论文,无需注册!
直接网上支付,方便快捷!
相关论文

点击收藏 | 在线购卡 | 站内搜索 | 网站地图
版权所有 艾博士论文 Copyright(C) All Rights Reserved
版权申明:本文摘要目录由会员***投稿,艾博士论文编辑,如作者需要删除论文目录请通过QQ告知我们,承诺24小时内删除。
联系方式: QQ:277865656