随着集成电路的发展,特别是CMOS技术的应用,集成电路特征尺寸不断缩小,2009年因特尔公司已经研究出基于32nm技术的微型处理器,按照这样的速度发展,在未来的15年内,集成电路的最小尺寸将小于10nm。在不改变原有CMOS电路结构前提下,意味着集成电路发展将不再遵循摩尔定理,因此急需找到一种新的技术代替目前的CMOS技术。K.K.Likharev和他的助手D.B.Strukov提出的CMOL(Cmos/nanowire/ MOLecular hybrid)电路结构结合了CMOS技术和纳米技术的优点,受到研究者们的广泛关注,被认为是最有前景的代替技术之一。目前CMOL技术的研究较少,主要集中于CMOL电路的结构、CMOL电路的容错设计,以及CMOL电路的应用方面。本文结合目前CMOL电路的结构特点,对电路性能方面进行研究。本论文主要研究了以下三个部分:1.CMOL是一种新的电路结构,因此要用CMOL结构实现电路的功能,就需要将逻辑函数转换成CMOL技术可以实现的逻辑形式,所以需要进行电路的逻辑转换研究。2.集成电路中,电路时延的研究主要是对电路中关键路径时延的研究。所以本文开展了CMOL电路关键路径寻找算法的研究。提出了一种基于分支限界的关键路径求解算法,同时在标准电路上进行测试,实验结果表明,文中提出的算法比现有的算法所需的存储空间更小,运行时间更少。3.CMOL电路的时延研究是本论文的第三个工作。在CMOL电路中,电路的时延主要是底层CMOS单元的时延以及两层互连纳米线之间的时延之和。本文主要研究互连纳米线的时延,利用Elmore时延估算模型,提出了CMOL电路互连纳米线时延的估算模型,并在标准测试电路上进行了CMOL电路时延估算,得出了较好的估算结果,为CMOL电路速度估算提供了方法。
