近年来,电子技术领域特别是无线通讯、高速处理器等领域的发展日新月异。作为其中的关键模块,锁相环广泛应用于射频收发信机中的频率合成、高速数据通信与光纤通信中的数据恢复和微处理器与数字信号处理器中的时钟产生等。技术的不断进步对锁相环电路的性能提出了越来越高的要求,高性能锁相环电路的设计己成为当前无线通讯、高速处理器领域的一大挑战。因此对锁相环的研究和设计具有积极的现实意义。基于TSMC 0.35um SiGe BiCMOS工艺,本论文设计了一个适应于高频工作环境的锁相环。系统设计采用了当前最主流的结构:数模混合结构的电荷泵锁相环。其中,压控振荡器的设计采用了互补式交叉耦合结构,充分利用了SiGe技术的优势,使压控振荡器具有良好的相位噪声和较低的功耗;在分频器部分,预分频器采用了E-TSPC逻辑设计而成,除2分频则采用TSPC构成的D触发器组成,做到功耗与速度的最佳折中和前后分频电路的相互兼容;检相功能由鉴频鉴相器和电荷泵的组合电路共同完成,在鉴频鉴相器的设计中,通过在其反馈回路上加入延迟单元而有效的消除其中存在的死区现象,在电荷泵设计中,采用的优化结构使其能最大限度的消除非理想现象。整个系统采用了四阶二型锁相环频率合成器构架,设计时采用环路优化设计的方法合理设计了环路的传输函数,使环路带宽最大化和相位裕度最大化同时满足,从而不但最大限度保证了系统的稳定性,而且提高了系统动态性能,优化了整个系统的相位噪声。整个设计采用Cadence Spectre模拟软件对各个模块和整体电路进行了仿真,结果显示,在3.3V的电源下,对于75MHz的输入参考频率,输出频率分别为2.4GHz和2.475GHz,频率转换时间为2.3μs,功耗为49.5mW,达到预定设计指标。
