| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 引言 | 第7-12页 |
| 1.1 研究背景 | 第7-8页 |
| 1.2 发展历程及国内外研究现状 | 第8-10页 |
| 1.2.1 发展历程 | 第8-9页 |
| 1.2.2 国内外研究现状 | 第9-10页 |
| 1.3 论文研究内容 | 第10页 |
| 1.4 论文组织结构 | 第10-12页 |
| 第二章 PLL频率综合器基本原理 | 第12-26页 |
| 2.1 PLL的系统级描述 | 第12-20页 |
| 2.1.1 类型和阶数 | 第13-15页 |
| 2.1.2 系统模型及系统函数 | 第15-20页 |
| 2.2 PLL频率综合器的结构 | 第20-23页 |
| 2.2.1 整数N型和小数N型PLL频率综合器 | 第20-22页 |
| 2.2.2 ∑-△小数N型PLL频率综合器 | 第22-23页 |
| 2.3 相位噪声简介 | 第23-25页 |
| 2.4 小结 | 第25-26页 |
| 第三章 PLL频率综合器内部模块 | 第26-51页 |
| 3.1 鉴相鉴频器电路 | 第26-33页 |
| 3.1.1 鉴相器与传统的鉴相鉴频器 | 第26-31页 |
| 3.1.2 基于TSPC的鉴相鉴频器 | 第31-33页 |
| 3.2 电荷泵 | 第33-43页 |
| 3.2.1 单端CMOS电荷泵 | 第34-42页 |
| 3.2.2 全差分CMOS电荷泵 | 第42-43页 |
| 3.3 压控振荡器 | 第43-50页 |
| 3.3.1 交叉耦合互补振荡器 | 第43-45页 |
| 3.3.2 压控振荡器的参数性能 | 第45-46页 |
| 3.3.3 相位噪声的两个模型 | 第46-50页 |
| 3.4 小结 | 第50-51页 |
| 第四章 2.4GHZ双路PLL频率综合器设计 | 第51-70页 |
| 4.1 PLL频率综合器中的噪声 | 第51-55页 |
| 4.1.1 PLL噪声模型 | 第51-53页 |
| 4.1.2 相位噪声优化 | 第53-55页 |
| 4.2 双路滤波器 | 第55-59页 |
| 4.2.1 双路PLL的特点 | 第55-57页 |
| 4.2.2 双路径结构中的噪声 | 第57-59页 |
| 4.3 PLL频率综合器各模块设计 | 第59-68页 |
| 4.3.1 压控振荡器的设计 | 第59-62页 |
| 4.3.2 鉴相鉴频器的设计 | 第62-63页 |
| 4.3.3 电荷泵电路的设计 | 第63-65页 |
| 4.3.4 分频器的设计 | 第65-68页 |
| 4.4 系统建模曲线 | 第68-69页 |
| 4.5 小结 | 第69-70页 |
| 第五章 仿真结果及分析说明 | 第70-79页 |
| 5.1 各主要模块仿真 | 第70-75页 |
| 5.1.1 鉴相鉴频器仿真 | 第70-71页 |
| 5.1.2 电荷泵仿真 | 第71-72页 |
| 5.1.3 压控振荡器仿真 | 第72-75页 |
| 5.2 频率综合器系统仿真 | 第75-78页 |
| 5.3 小结 | 第78-79页 |
| 总结及将来工作 | 第79-81页 |
| 参考文献 | 第81-84页 |
| 致谢 | 第84-85页 |
| 个人简历 | 第85页 |
| 在读期间的研究成果及发表的学术论文 | 第85页 |
