致谢 | 第5-6页 |
中文摘要 | 第6-7页 |
ABSTRACT | 第7页 |
1 引言 | 第11-14页 |
1.1 课题研究背景与现状 | 第11页 |
1.2 论文目标 | 第11-13页 |
1.3 论文结构 | 第13-14页 |
2 DSP算法原理及实现平台介绍 | 第14-24页 |
2.1 FIR算法 | 第14-16页 |
2.1.1 FIR的定义 | 第14-15页 |
2.1.2 实现FIR滤波器的基本操作与数据流 | 第15页 |
2.1.3 FIR滤波器的性质 | 第15-16页 |
2.2 FFT算法 | 第16-19页 |
2.2.1 FFT定义 | 第16-17页 |
2.2.2 基2按时间抽取FFT算法原理 | 第17-19页 |
2.3 Viterbi译码算法 | 第19-22页 |
2.3.1 Viterbi译码算法的重要性 | 第19页 |
2.3.2 Viterbi译码算法的概念 | 第19-20页 |
2.3.3 算法描述 | 第20-22页 |
2.4 DSP算法的实现平台简介 | 第22-24页 |
3 软件平台上的算法实现与分析 | 第24-38页 |
3.1 FFT算法实现 | 第24-30页 |
3.1.1 基2FFT算法 | 第24-25页 |
3.1.2 程序流程图 | 第25-29页 |
3.1.3 结果验证与性能分析 | 第29-30页 |
3.2 Viterbi译码算法 | 第30-32页 |
3.2.1 Viterbi译码算法的软件实现流程 | 第30页 |
3.2.2 程序流程图 | 第30-31页 |
3.2.3 结果验证与性能分析 | 第31-32页 |
3.3 FIR算法 | 第32-37页 |
3.3.1 FIR滤波器系数设计 | 第32-33页 |
3.3.2 程序流程图 | 第33-34页 |
3.3.3 结果验证与性能分析 | 第34-37页 |
3.4 小结 | 第37-38页 |
4 硬件平台上的算法实现与分析 | 第38-62页 |
4.1 FFT处理器 | 第39-46页 |
4.1.1 硬件结构 | 第39-44页 |
4.1.2 功能验证 | 第44-46页 |
4.2 Viterbi译码器 | 第46-51页 |
4.2.1 硬件结构 | 第46-49页 |
4.2.2 功能验证 | 第49-51页 |
4.3 FIR滤波器 | 第51-53页 |
4.3.1 硬件结构 | 第51-52页 |
4.3.2 功能验证 | 第52-53页 |
4.4 三种DSP算法硬件实现的逻辑综合 | 第53-57页 |
4.4.1 逻辑综合概述 | 第54-57页 |
4.4.2 逻辑综合结果与分析 | 第57页 |
4.5 三种DSP算法的FPGA实现 | 第57-60页 |
4.5.1 FPGA实现验证 | 第57-58页 |
4.5.2 结果分析 | 第58-60页 |
4.6 小结 | 第60-62页 |
5 新平台-DRRA的研究 | 第62-68页 |
5.1 DRRA结构 | 第62-63页 |
5.2 运算单元 | 第63-65页 |
5.3 DSP算法在DRRA中的映射 | 第65-68页 |
5.3.1 FIR滤波器 | 第65-66页 |
5.3.2 FFT处理器 | 第66-68页 |
6 FPGA功耗测试研究 | 第68-75页 |
6.1 第一种功耗测试平台及误差分析 | 第69-70页 |
6.1.1 测试平台 | 第69-70页 |
6.1.2 误差分析 | 第70页 |
6.2 第二种功耗测试平台及误差分析 | 第70-75页 |
6.2.1 测试平台 | 第70-72页 |
6.2.2 误差分析 | 第72-75页 |
7 结论与展望 | 第75-76页 |
参考文献 | 第76-78页 |
作者简历 | 第78-80页 |
学位论文数据集 | 第80页 |