摘要 | 第4-5页 |
ABSTRACT | 第5页 |
第一章 绪论 | 第9-14页 |
1.1 引言 | 第9-10页 |
1.2 本课题研究的现状与意义 | 第10页 |
1.3 基于PowerPC 的最小系统概述 | 第10-11页 |
1.4 JPEG 标准综述 | 第11-13页 |
1.5 论文的主要内容与章节安排 | 第13-14页 |
第二章 JPEG 解码标准及其基本系统的算法简介 | 第14-25页 |
2.1 JPEG 编码过程 | 第14-19页 |
2.1.1 色彩的空间变换(Color Transform) | 第15页 |
2.1.2 二维离散余弦变换(2D-DCT) | 第15-16页 |
2.1.3 量化编码(Quantization) | 第16-17页 |
2.1.4 “之”字形扫描(Zig-Zag Scan) | 第17-18页 |
2.1.5 对直流系数(DC)和交流系数(AC)进行编码 | 第18-19页 |
2.1.6 熵变换编码(Entropy Coding) | 第19页 |
2.2 JPEG 文件格式 | 第19-20页 |
2.3 JPEG 解码过程 | 第20-25页 |
2.3.1 标记段解码 | 第20-21页 |
2.3.2 霍夫曼解码 | 第21-22页 |
2.3.3 反“之”字形扫描和反量化 | 第22-23页 |
2.3.4 离散余弦反变换(IDCT) | 第23-24页 |
2.3.5 后续处理 | 第24-25页 |
第三章 基于POWERPC 的SOC 系统架构 | 第25-44页 |
3.1 最小系统的硬件介绍 | 第25-26页 |
3.2 PowerPC405 处理器 | 第26-28页 |
3.3 PLB 总线及其接口信号 | 第28-36页 |
3.3.1 PLB 特性 | 第30-31页 |
3.3.2 PLB 实现 | 第31-32页 |
3.3.3 PLB 传输协议 | 第32-33页 |
3.3.4 PLB 接口 | 第33-36页 |
3.4 基于PLB 总线的SRAM 控制器 | 第36-40页 |
3.4.1 基于PLB 总线的SRAM 控制器端口 | 第38页 |
3.4.2 基于PLB 总线的SRAM 控制器时序 | 第38-39页 |
3.4.3 基于PLB 总线的SRAM 控制器互连设计 | 第39-40页 |
3.5 SOC 系统的软硬件协同设计 | 第40-42页 |
3.6 SOC 系统的软件开发流程 | 第42-43页 |
3.7 SOC 系统验证 | 第43-44页 |
第四章 基于POWERPC 的JPEG 解码算法实现 | 第44-63页 |
4.1 JPEG 解码程序的总体架构 | 第44-46页 |
4.2 读入码流模块的算法实现 | 第46页 |
4.3 熵解码模块的算法实现 | 第46-53页 |
4.4 反量化模块的算法实现 | 第53-54页 |
4.5 “之”字形反扫描模块的算法实现 | 第54-55页 |
4.6 离散余弦反变换模块的算法实现 | 第55-60页 |
4.7 内插模块的算法实现 | 第60-62页 |
4.8 颜色空间变换模块的算法实现 | 第62-63页 |
第五章 JPEG 解码算法在SOC 系统中的实现验证 | 第63-72页 |
5.1 EDK 交叉编译环境 | 第63-65页 |
5.2 JPEG 解码算法的软件验证 | 第65-67页 |
5.3 JPEG 解码算法的FPGA 原型验证 | 第67-72页 |
第六章 总结与展望 | 第72-73页 |
6.1 总结 | 第72页 |
6.2 展望 | 第72-73页 |
致谢 | 第73-74页 |
参考文献 | 第74-76页 |
攻硕期间取得的成果 | 第76-77页 |