随着微电子工艺技术的发展，Si集成电路已经越来越接近其材料的物理极限，寻找可以取代Si用于下一代集成电路的材料成为近年来的研究热点。石墨烯以其优异的电学性能被视为有希望取代Si的材料之一。高载流子迁移率使石墨烯FET的工作频率比同尺寸Si-MOSFET高得多。本文以CVD制备的铜基石墨烯薄膜为石墨烯FET的沟道材料，研究了在硅基底上构建石墨烯FET的制备工艺。首先通过实验研究比较了不同的湿法转移方法对石墨烯薄膜性能的影响。选择旋涂PMMA的转移方法转移石墨烯到目标基底，对转移后的石墨烯进行了拉曼光谱表征，转移后获得小于4层的石墨烯，并且缺陷较少。本文接着研究了沟道为微米尺度的石墨烯FET的制备工艺，主要采用光刻、剥离（Lift-Off）、反应离子刻蚀、电子束蒸发和磁控溅射等技术。我们制备了分别以SiO2和高k材料HfO2为顶、背栅介质的石墨烯FET。电学性能的测试结果表明SiO2背栅石墨烯FET样品的狄拉克电压在20V以上，而以HfO2为背栅的石墨烯FET样品的狄拉克电压在2.2V到3V，电子迁移率在2700cm2/Vs到4500cm2/Vs之间(浓度为1.9×1011cm-2时)。实验中所用的石墨烯样品由于引入了较重的杂质，导致了石墨烯FET相对于理想的石墨烯FET属于P型掺杂。我们还制备了双栅结构FET，研究了退火对顶栅石墨烯FET的调制作用，发现退火后样品的狄拉克电压有明显的降低，使杂质浓度由大于4×1012cm-2降低到小于2.5×1012cm-2的水平，说明退火可以减少石墨烯沟道的杂质浓度。本文的研究成果为后续开展高性能的石墨烯FET研究奠定了实验基础。
