集成电路工艺的持续发展使单颗芯片上所能集成的诸如处理器/DSP以及存储器在内的各种硬件资源的规模不断扩大,由此发展起来的MPSoC(Multiprocessor System-on-Chip,多处理器片上系统)技术使得单颗芯片所能提供的运算处理能力大幅提升。由于MPSoC硬件资源规模庞大且复杂度高,如何将硬件资源充分地并行化成为发挥MPSoC运算处理能力的关键问题。MPSoC的并行性主要取决于多处理器核运算单元的数据供给以及互连通路数据传输等一系列数据相关操作的执行效率。本文将作为MPSoC并行性的关键因素,用以实现数据访问、共享、传输等一系列操作所对应的软硬件架构概括为MPSoC的数据系统。单个或多个任务对MPSoC数据系统并发访问传输行为的规律性和可预测性,以及由此获得的数据系统执行效率的稳定性与可控性是目前大部分MPSoC并行化方法和技术能够高效地发挥作用的关键条件。在满足以上条件的情况下,任务的运算过程和数据访问传输过程能够被精密且准确地排布、重叠和并行化,进而使应用在MPSoC上的执行效率得到显著提升。随着低功耗、小型化、集成化等趋势的不断发展,由多个功能相互独立而数据相互依赖的任务,本文称为关联多任务,所构成的复杂应用正成为MPSoC的热点应用场景。在这类应用中,功能任务之间存在数据“生产-消费”依赖关系,并且每个任务处理的数据量更大,数据访问模式更加复杂和多样化,使得关联多任务对数据系统的并发访问传输行为的规律性和可预测性显著减弱,因而难以对数据的运算和传输等过程进行精确的安排,同时,数据系统效率的稳定性和可控性也难以得到保障。因此,关联多任务应用将难以在传统的MPSoC数据系统上得到有效地并行优化。本文对关联多任务在MPSoC数据系统上的问题与现象进行研究,通过实验证明传统的基于数据系统效率稳定性与可控性条件下,对目标任务进行直接调整的优化方法在关联多任务场景下难以继续发挥作用。为此,本文进一步提出并验证了通过对其他任务进行调整,从而实现目标任务优化的“间接调整”方法。以任务“间接调整”方法为出发点,提出关联多任务场景下针对MPSoC并行性的数据系统框架设计及其所包含的主要软硬件架构设计方法。在对数据系统框架设计进行研究的过程中,本文根据“间接调整”方法的需求提出数据系统传输操作的可观测性、可预测性以及多任务动态调整等三个方面的主要设计目标。针对设计目标,本文研究并提出了由包括解耦合软件编程模型和集总式任务调整模型等在内的软件架构技术,以及包括解耦合本地存储器和数据管理器硬件架构,多处理器核间状态通路-数据通路分离的互连硬件架构等在内的硬件架构技术所构成的MPSoC数据系统。同时,本文还提出了用以描述关联多任务中任务间效率影响关系,并指导多任务调整策略制定的关联矩阵及其数值求解方法。通过测试用例实验,证明了本文数据系统对关联多任务并行优化的有效性。通过第三方处理器的对比实验,证明了本文提出数据系统相关软件架构技术的通用性与适用性,以及本文提出数据系统相关硬件架构技术在提升优化收敛速度以及提升应用性能指标的稳定性等方面的优势。综上所述,本文对关联多任务应用场景下针对MPSoC并行性的数据系统进行了探索和研究,提出了一系列有效的软硬件架构技术,为更大规模和更加复杂的应用在MPSoC上的实现与并行化提供了理论依据和实验参考。
