从集成电路的诞生到如今单片集成上亿个晶体管,短短几十年的时间里集成电路产业发展创造了一个人类技术史上的光速神话。集成电路的高速发展归功于制造工艺的进步以及设计方法学的革新。集成电路设计方法学在90年代历经了从以器件为中心的第一代设计到以互连线为中心的第二代设计的变革,而如今,当集成电路的工艺节点缩小至45nm,越来越严重的工艺偏差增大了电路性能的不确定性,降低了芯片的成品率,使传统的集成电路设计方法受到极大的挑战,集成电路设计方法学正转入以可制造性和成品率驱动为中心的第三代设计方法。基于频率约束的考虑,高性能电路(如处理器或一些高性能的定制电路)的设计通常选择典型工艺拐点(Typical-Typical),而由于工艺偏差的影响其芯片速度呈现较宽的分布,由此导致成品率的降低成为制约芯片制造收益的关键因素。为了提高制造收益,工业界广泛应用速度分级技术将芯片按其工作频率分开售卖,而针对速度分级策略优化问题的相关研究却才刚刚起步,缺乏系统的问题定义和完整的解决方案。另一方面,那些对速度要求不高但其电路性能更敏感于参数变化的设计(比如模拟电路),电路的鲁棒性是更为重要的指标。除了工艺参数,器件的电学参数还会随着电源电压和环境温度而改变。为了验证电路的鲁棒性,需要对同一电路设计在多个PVT (Process-Voltage-Temperature condition)点上考察其行为和性能。然而随着电路规模的扩大和待仿真PVT点数的增多,传统的SPICE-LIKE仿真方法受困于高昂的时间成本,而无法适用于多PVT点的电路快速仿真。针对芯片制造收益优化的问题,本文首次系统定义了高性能芯片的速度分级策略优化问题,不仅考虑了销售收益,还同时考虑了测试成本和分级个数对芯片制造收益的影响。在此基础上,本文提出了完整的解决方案,设计了分离式、整合式两种优化方案,并分别从理论分析和数值实验的角度讨论了这两种方案的区别。本文将该优化问题分解为几个子问题,并分别提出了有效的算法：首先,对于统计周期计算问题,本文提出基于广义随机配置法的锁存器电路SSTA方法,通过将统计问题转化为多个确定性问题,避免了不同迭代循环中变量的自相关现象,并能处理任意分布的工艺偏差；其次,对于销售收益优化问题,本文提出启发式的贪婪算法,并详细讨论了迭代子问题中目标函数的单峰性,为本文算法寻找最优解提供了理论证明；再次,对于测试成本优化问题,本文将原问题转化成字母序二叉树的带权路径长度最小化问题,并基于Hu-Tucker编码提出最优算法求解分级边界的最优测试等级；最后,本文还通过实验数据讨论分析了分级个数在芯片速度分级策略中的影响,并提出一种简便的方法确定最优分级个数。针对多PVT点下SPICE-LIKE仿真器的电路仿真速度较慢这一问题,本文提出一种基于数据复用的增量式仿真方法(DRIAM),通过在待仿真PVT点下复用已有的仿真结果代替基础响应,并扩大增量电路仿真的步长来加快电路的仿真。DRIAM具有以下优点：首先,DRIAM方法利用增量电路响应较为平缓的特性,可以在相同的误差容限下使用较大的时间步长仿真增量电路,由此达到提速电路仿真的效果；其次,DRIAM方法中的增量电路可以通过原电路的状态方程系统而自动地建立,并且增量电路不包含任何新增的节点和电路元件,不会因电路规模增大而增加额外的计算量；再次,DRIAM可以很容易地集成到SPICE-LIKE仿真器中,无需修改仿真器框架,而只需增加复用数据、构造新的右端项、还原输出响应等步骤即可完成集成；最后,DRIAM具有良好的植入性,与其他仿真加速方法并不冲突,可以直接植入其他加速算法的各PVT点仿真过程中,取得更好的加速效果。本文采用较为完整的数值实验验证了以上算法的有效性。
