视频后处理芯片中核心算法的硬件实现及芯片的可测试性设计

集成电路设计论文数字电视论文视频后处理论文去隔行技术论文帧率变换技术论文色度瞬态改善论文

论文详情

数字电视是当前蓬勃发展的一个产业，是目前发达国家争夺激烈的一个技术制高点，反映了一个国家IT产业的综合实力。我国已在2003年全面启动了数字电视的产业化工作，2015年将全面完成由模拟到数字的过渡。数字电视的接受机中，主要包括信道解调、信源解码、视频后处理三个核心芯片。其中，数字视频后处理芯片由于数字电视出现后，各种新业务的不断加入以及各类新颖显示终端的出现，目前尚无定型产品，是当前最有市场开发价值的数字电视核心芯片之一。 2002年6月至2003年12月，作为《视频后处理芯片设计》项目的核心设计开发人员，本人参与了该芯片的全部设计过程，主要负责前端设计、硬件实现和FPGA验证。本文以视频后处理项目为依托，详细讨论了SOC芯片硬件设计中的核心及难点。前半部分着重于论述视频后处理芯片中的核心算法及其硬件实现方案，按先后顺序依次论述了基于运动补偿的时域递归去隔行算法，基于运动补偿的帧率提升算法和一种基于九抽头滤波器的色度瞬态改善(CTI)算法；后半部分着重论述了芯片的可测试性设计，并创造性的提出了利用FPGA搭建芯片自动测试(ATE)设备、利用芯片内的扫描链(Scan Chain)进行功能故障检测的方法，并取得了成功；同时还针对FPGA系统测试的困难，提出了一种基于并口EPP模式的FPGA系统调试方案。本文的主要贡献在于针对视频后处理芯片的特点，对其核心算法及其硬件实做了详细的论述，重点讨论了算法硬件实现的方案和难点。另外，在芯片的可测试性方面，创造性地提出了利用芯片内部的扫描链进行功能故障测试的思想；在FPGA系统的调试方面，创造性地提出来利用计算机并口的EPP模式构建测试平台的思想，同时把这两种思想成功运用于芯片测试和验证中。

摘要	第2-3页
Abstract	第3页
目录	第4-7页
第1章绪论	第7-11页
1.1 数字电视及视频后处理芯片	第7-8页
1.2 芯片设计流程	第8-10页
1.3 本文的主要工作	第10-11页
第2章核心算法	第11-35页
2.1 去隔行技术	第11-27页
2.1.1 隔行与逐行	第11-12页
2.1.2 去隔行	第12-27页
2.1.2.1 无运动补偿的去隔行算法	第13-22页
2.1.2.1.1 线性技术	第13-16页
2.1.2.1.1.1 空间滤波算法	第13-14页
2.1.2.1.1.2 时域滤波算法	第14-15页
2.1.2.1.1.3 空间-时间滤波算法(VT filtering)	第15-16页
2.1.2.1.2 非线性算法	第16-22页
2.1.2.1.2.1 运动自适应算法	第16-18页
2.1.2.1.2.2 基于边界的插值算法	第18-19页
2.1.2.1.2.3 隐式自适应算法(Implicitly adapting)	第19-20页
2.1.2.1.2.4 混合算法	第20-22页
2.1.2.2 运动补偿算法(Motion compensate)	第22-27页
2.1.2.2.1 时域逆向投影算法	第23页
2.1.2.2.2 时域递归去隔行算法	第23-24页
2.1.2.2.3 自适应递归去隔行	第24-25页
2.1.2.2.4 基于一般化抽样定理的去隔行算法	第25-26页
2.1.2.2.5 运动补偿混合算法	第26-27页
2.2 运动估计	第27-29页
2.2.1 块匹配算法(BMA)	第27-29页
2.2.1.1 基本思想	第27-29页
2.3 帧率变换	第29-35页
2.3.1 帧率提升法	第29-33页
2.3.1.1 线性平均法	第31-32页
2.3.1.2 运动补偿法	第32-33页
2.3.2 100Hz隔行扫描	第33-35页
第3章算法的硬件实现	第35-47页
3.1 帧内降噪	第36-38页
3.2 运动估计	第38-41页
3.2.1 算法及原理	第38-39页
3.2.2 算法的硬件实现	第39-41页
3.3 运动补偿	第41-43页
3.3.1 原理及算法	第41-42页
3.3.2 运动补偿模块的硬件实现	第42-43页
3.4 帧率变换	第43-47页
3.4.1 原理及算法	第44-45页
3.4.2 硬件实现	第45-47页
第4章一种色度瞬态改善算法及其实现	第47-55页
4.1 引言	第47页
4.2 基本原理及常用算法	第47-48页
4.2.1 基本原理	第47页
4.2.2 常用算法	第47-48页
4.3 一种基于九抽头通滤波器的新算法	第48-50页
4.3.1 边沿检测和勾边	第48页
4.3.2 核化降噪(coring)	第48-49页
4.3.3 生成窗口	第49页
4.3.4 生成新色差数据	第49-50页
4.3.5 过冲处理	第50页
4.4 算法的硬件实现及仿真结果	第50-53页
4.4.1 数据流控制模块	第51页
4.4.2 九抽头滤波器	第51页
4.4.3 过冲处理模块	第51-52页
4.4.4 其它模块	第52页
4.4.5 可调参数的实现	第52-53页
4.5 硬件仿真结果	第53-54页
4.6 结论	第54-55页
第5章 VLSI中的可测试性设计及其应用	第55-72页
5.1 引言	第55-56页
5.2 可测试性设计	第56页
5.3 VLSI中的常见故障及其测试方法	第56-61页
5.3.1 固定退化故障测试	第56-57页
5.3.2 CMOS门的固定断路故障测试	第57-58页
5.3.3 延迟故障测试	第58-59页
5.3.4 时序电路的测试	第59-60页
5.3.5 存储器的测试	第60-61页
5.4 VLSI中的可测试性设计	第61-67页
5.4.1 扫描路径法	第61-63页
5.4.2 BIST法	第63-66页
5.4.2.1 测试嵌入式存储器	第65页
5.4.2.2 逻辑测试	第65-66页
5.4.3 ATPG简介	第66-67页
5.5 可测试性设计在视频后处理芯片测试中的应用	第67-68页
5.6 V1.0芯片测试方案	第68-72页
5.6.1 测试平台	第68-70页
5.6.2 测试方案及步骤	第70-72页
第6章基于计算机并口EPP模式的FPGA调试方案	第72-79页
6.1 引言	第72页
6.2 EPP协议	第72-74页
6.2.1 简介	第72页
6.2.2 读写时序	第72-73页
6.2.2.1 数据写周期	第72-73页
6.2.2.2 数据读周期时序	第73页
6.2.2.3 地址读、写周期	第73页
6.2.3 EPP的硬件握手信号	第73-74页
6.3 基于EPP协议的FPGA调试方案	第74-78页
6.3.1 系统介绍	第74页
6.3.2 调试方案	第74-78页
6.3.2.1 调试任务	第74-75页
6.3.2.2 调试方案框图	第75-76页
6.3.2.3 调试方案	第76-78页
6.3.2.3.1 总线连接	第76页
6.3.2.3.2 地址分配	第76-77页
6.3.2.3.3 数据传输格式	第77页
6.3.2.3.4 调试流程	第77页
6.3.2.3.5 软件设计	第77-78页
6.4 电路的软硬件实现结果	第78-79页
参考文献	第79-82页
致谢	第82页

论文购买

论文编号ABS1478908，这篇论文共82页

会员购买按0.30元/页下载，共需支付24.6。

会员购买

不是会员，注册会员！
会员更优惠充值送钱！

直接购买按0.5元/页下载，共需要支付41。

直接购买

只需这篇论文，无需注册！
直接网上支付，方便快捷！